(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 許出顧公開番号 特開2003-69394 (P2003-69394A)

(43)公開日 平成15年3月7日(2003.3.7)

(51) Int.Cl."

識別記号

FI H03K 5/08 テーマコート*(参考) E 5 J 0 3 9

H03K 5/08

審査請求 未請求 請求項の数15 OL (全 27 頁)

(21)出顧番号 特願2002-156595(P2002-156595)

(22)出顧日

平成14年5月30日(2002.5.30)

(31)優先権主張番号 09/870436

(32)優先日

平成13年5月30日(2001.5.30)

(33)優先権主張国 米国(US)

(71)出願人 500587067

アギア システムズ インコーポレーテッ

ĸ

アメリカ合衆国. 18109 ベンシルヴァニ ア. アレンタウン. ユニオン ブールヴァ

-- ▶ 555

(72)発明者 ザデウス ジョン ガパラ

アメリカ合衆国 07974 ニュージャーシィ,マレイ ヒル,パーリントン ロード

62

(74)代理人 100064447

弁理士 阿部 正夫 (外10名)

最終頁に続く


(54) 【発明の名称】 非相補入力構造を有する比較回路

(57)【要約】

(修正有)

【課題】 従来の相補入力構造を有する比較回路での消費電力、トランジスタ数、スループット遅延などの技術上問題点を改善すべく、非相補入力構造を有する比較回路を提供する。

【解決手段】 非相補比較器は、メモリセル、差動アンプまたは評価機能を行なうのに適した他のタイプの回路等の評価エレメントと、評価エレメントの第1および第2のノードのうちの対応するノードに各々接続された少なくとも第1および第2の入力枝とを含む。しかしながら、評価後、出力はフルデジタル値を達成するが電力消費不具合を受けない。トランジスタは交差結合型ランダムアクセスメモリセルを形成し、評価の間2つの枝の内容を比較する。



【特許請求の範囲】

【請求項1】 評価エレメントと、

該評価エレメントの第1および第2のノードのうちの対 応する1つに各々接続された少なくとも第1および第2 の入力枝とを含み、

第1および第2の入力枝は、お互いに対して非相補構造を有すると共に、それぞれ第1および第2の入力信号を受け取るのに適合されており、非相補構造は各々、それと関連して、入力信号のうちの対応する1つの入力信号の関数である値を有する可変パラメータを有し、評価エ 10レメントは、第1および第2の入力信号の比較を行なうのに適合している比較回路。

【請求項2】 請求項1記載の比較回路において、第1 および第2の入力信号は、非相補入力信号を含む比較回 路.

【請求項3】 請求項1記載の比較回路において、少なくとも第1および第2の入力枝は、トランジスタの重み付けされたアレイを含み、重み付けされたアレイにおける各トランジスタは、その枝に印加される入寮信号の特定部分を受け取るのに適合されている比較回路。

【請求項4】 請求項1記載の比較回路において、第1 および第2の入力枝は各々、トランジスタの重み付けされたアレイを含み、第1および第2の入力は各々、複数のビットを有するデジタルワードを含み、トランジスタの重み付けされたアレイの各トランジスタは、デジタルワードのうちの所定のデジタルワードの対応するビットを入力として受け取るのに適合されている比較回路。

【請求項5】 請求項1記載の比較回路において、比較回路はパイプライン化構造で実行され、第1および第2の入力枝は各々、それぞれ第1および第2の入力信号と 30して多ビットデジタルワードを受け取るのに適合されており、パイプライン化構造は複数の段を有し、各段は、多ビットデジタルワードの指定された部分の比較を含む比較回路。

【請求項6】 請求項1記載の比較回路において、第1 および第2の入力枝は各々、トランジスタの重み付けされたアレイを含み、第1および第2の入力信号は各々、複数のビットを有するデジタルワードを含み、重み付けされたアレイのうちの所定の重み付けされたアレイの各トランジスタは、デジタルワードのうちの所定のデジタルワードの対応するビットを入力として受け取るのに適合されており、重み付けされたアレイの各々における各トランジスタは、デジタルワードの比較が多数決機能を実行するように、実質的に等しい幅を有する比較回路。【請求項7】 請求項1記載の比較回路において、第1 および第2の入力枝は各々、トランジスタの重み付けされたアレイを含み、第1および第2の入力信号ペアを含み、重み付けされたアレイのうちの特定の重み付けされ

2

ちの所定のペアの各信号を受け取るのに適合されており、各々の重み付けされたアレイの各トランジスタは、比較回路がアナログコモンモード比較を提供するように構成されるように実質的に等しい幅を有する比較回路。【請求項8】 請求項1記載の比較回路において、第1および第2の入力枝は各々、トランジスタの重み付けされたアレイを含み、第1および第2の入力信号は各々、1つ以上のアナログ入力信号を含み、重み付けされたアレイのうちの特定の重み付けされたアレイにおける並列トランジスタの入力は、アナログ入力信号のうちの対応するアナログ入力信号を受け取るのに適合されており、各々の重み付けされたアレイの各トランジスタは、比較回路がアナログコモンモード比較を提供するように構成されるように実質的に等しい幅を有する比較回路。

【請求項9】 請求項1記載の比較回路において、比較回路は、第2の比較回路と接続された第1の比較回路であり、第2の比較回路は、評価エレメントと、評価エレメントの第1のノードおよび第2のノードのうちの対応するノードに各々接続された少なくとも第1および第2の入力枝を有し、第1の比較回路の第1の入力枝は、第1の境界を表わす入力信号を受け取るのに適合されており、第2の比較回路の第2の入力枝は、第2の境界を表わす入力信号を受け取るのに適合されており、第1の比較回路の第2の入力枝および第2の比較回路の第1の入力枝は、他の入力信号を受け取るのに適合されており、第1および第2の比較回路は、ひとまとめにして、他の入力信号が第1および第2の境界内にあるか否かを表わす出力を発生するのに適合されている比較回路。

【請求項10】 請求項1記載の比較回路において、比較回路は、第1の入力枝に隣接する評価エレメントの第1のノードに接続された第3の入力枝を有し、該第3の入力枝は、それと関連して、対応する入力信号の関数である値を有する可変パラメータを有し、評価エレメントは、それぞれ第1および第3の入力枝に印加される少なくとも第1および第3の入力の加算結果と、第2の入力枝に印加される第2の入力との比較を行なうのに適合されている比較回路。

【請求項11】 請求項1記載の比較回路において、比較回路は、評価枝の第1のノードに接続された第1の枝を含む第1の複数の入力枝と、評価枝の第2のノードに接続された第2の入力枝を含む第2の複数の入力枝とを有し、各入力枝は、それと関連して、対応する入力信号の関数である値を有する可変パラメータを有し、評価エレメントは、第1の複数の入力枝の各入力枝に印加される第1の複数の入力の加算結果と、第2の複数の入力枝の各入力枝に印加される第2の複数の入力の加算結果との比較を行なうのに適合されている比較回路。

1つ以上のバランスされたアナログ入力信号ペアを含 【請求項12】 請求項1記載の比較回路において、評み、重み付けされたアレイのうちの特定の重み付けされ 価エレメントの第1のノードと関連する第1の組の入力 たアレイにおける並列トランジスタの入力は、ペアのう 50 枝と、評価エレメントの第2のノードと関連する第2の

組の入力枝は、アナログ加算機能を実行するように、少なくとも指定された時間の間、実質的に一定電流を受け 取るのに適合されている比較回路。

【請求項13】 請求項1記載の比較回路において、さらに、加算-比較-選択(ACS)機能を実行するように、その出力に伝えるために、入力の特定ペアを選択するのに適合されているマルチプレクサを含む比較回路。

【請求項14】 請求項1記載の比較回路において、比較回路は第1の比較回路であり、さらに、結合メモリセル比較器を実行するように、それと並列に接続された少 10なくとも第2の比較回路を含む比較回路。

【請求項15】 ACS回路のうちの1つのACS回路と、入力の最終勝利ペアの加算を行なうのに適合された関連アダーとを有する最終層を含む複数の層を備えた層状構成で実行される複数の加算-比較-選択(ACS)回路を含み、層状構成は、最終勝利ペアが確認されるまで、1つの層からの勝利ペアが、後続の層において互いに比較されるように構成されている比較回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般に電子回路に 関し、特に、2つ以上の入力信号の比較を行なうセンス アンプ、差動アンプおよび他の比較回路に関する。

[0002]

【従来の技術及び発明が解決しようとする課題】超LS I (VLSI)集積回路および他のタイプの電子回路は、一般に、2つ以上の信号の比較を行なう回路を含んでいる。後者の回路は、ここでは比較回路または単に比較器と呼ばれており、アナログ領域またはデジタル領域で実施される。

【0003】アナログ領域において、2つの基本的な比較器は、アナログセンスアンプと差動アンプである。また、差動アンプは、演算アンプまたは単にOPアンプとも呼ばれている。これらのアナログ比較器は、典型的に、お互いの相補信号である2つの信号の差を決定する。ここで、2つの信号のうちの一方の信号の相補信号は、コモンモード信号のまわりに映し出された他の信号として定義される。

【0004】図1は、アナログ領域の相補信号の概念を示す。図に示されるように、コモンモード入力電圧V c M は、2つの信号VA およびVB の算術平均であり、(VA + VB)/2と定義される。信号VA およびVB は、コモンモード電圧より量△だけ上または下に等しく置き換えられる。これらの2つの信号は、お互いのアナログ相補信号である。VA およびVB の間隔は、ディファレンシャルモード入力電圧として知られており、VD = (VA - VB)=2△で与えられる。したがって、2つの信号は、コモンモード成分とディファレンシャルモード成分として表わすことができる。△の大きさが小さい場合、これらのアナログ比較

回路は、増幅を行ない、したがって、非常に小さい電圧 差を検知するのに使用することができる。

【0005】図2Aおよび2Bは、従来の差動アンプの 例を示す。ここで説明されるこれらおよび他の回路用の 電源は、たとえばVddおよびグラウンドであるが、他 の電源を使用できるのはもちろんである。たとえば、グ ラウンド以外のVss電源値を使用することができる。 【0006】差動アンプは、ある信号を他の信号に関し て抽出する能力を有するアナログアンプである。他の信 号は、コモンモード値またはその相補信号とすることが できる。図2Aを参照すると、差動アンプは、2つの平 衡入力VA およびVB が入力される。信号Vnch およびVgch の発生は、従来の法則に従う。 図2 Bの差動アンプにおいては、2つの入力信号は、信号V A およびコモンモード電圧Vc M である。これらの差 動アンプは両方とも、2つの入力信号の差を比較し、1 つ以上の出力を発生する。より詳細には、図2Aの差動 アンプは、出力信号outとその相補信号outを発生 し、図2Bの差動アンプは、相補出力信号outを発生 20 する。

【0007】図3Aおよび3Bは、従来のセンスアンプの例である。各センスアンプは、図示のように配置されたトランジスタm1,m2,m3,m4,m5およびm6を含む。例示を簡単にするため、トランジスタの呼称m1,m2,m3等は、ここでは、異なる回路の異なるトランジスタを示すために再使用されることが注目されるべきである。したがって、これらの呼称は、全ての図面において共通の構成要素を示すように解釈されるべきではない。

30 【0008】図3Aおよび3Bの回路におけるトランジスタm1およびm2は、センスアンプの評価動作中正帰還を提供する交差接続部を形成する。m3およびm4のゲートに印加される入力クロック信号ckがハイになると、回路は初期化され、m3は、出力ノードの電位を等しくする。図3Aにおいて、入力信号Va およびその相補信号VB は各々、この例ではそれぞれトランジスクm5およびm6に相当するセンスアンプの評価"枝部"の1つに印加される。また、評価枝部は、ここでは入力枝とも呼ばれる。図3Bでは、入力信号Va は、40 コモンモード電圧Vcmと比較される。

【0009】図3Aおよび図3Bの回路は共に、クロック信号ckがハイになると評価される。小さなディファレンシャルモード信号に対しては、評価枝部、すなわち左枝部(m5)および右枝部(m6)の両方が、イネーブルにされることに注目されたい。これは、出力ノードがフルデジタル値に達するのを防ぎ、さらなる電力消費を生じさせる。

られる。したがって、2つの信号は、コモンモード成分 【0010】デジタル領域では、センスアンプは、互いとディファレンシャルモード成分として表わすことがで の相補信号である2つのデジタルブール関数の比較を行きる。Δの大きさが小さい場合、これらのアナログ比較 50 なうのに使用することができる。平凡なケースは、ブー

ル関数とその相補信号が比較される場合である。たとえ ば、入力信号VB が入力信号VB のブール相補信号 であると仮定されたい。VA = 0ならば、VB = 1 であり、 $V_B = 0$ ならば、 $V_A = 1$ であることを注 目されたい。したがって、図3Aおよび図3Bで与えら れるセンスアンプ回路は、この場合にはデジタル信号を 抽出するのに使用することができる。図3Bでは、V c M の値は、0と1の間、すなわちVdd/2になる。 【0011】図4 Aおよび4 Bは、ブール関数が1つ以 上の値を有する場合の比較を行なうのに適するセンスア 10 ンプを示す。この場合には、相補関数圧は、ブール関数 Fに周知のデ=モーガンの定理を適用することにより形 成される。たとえば、F=ABならば、デ=モーガンの 定理によりF = A + Bとなる。 2×4 Aのセンスアンプ は、これらの2つのブール関数を実行する。F=ABの ための左入力枝回路構造は、m5およびm6の直列接続 に相当する。これに対応する結果は、回路の反対側に見 出される。同様に、 $\underline{F} = \underline{A} + \underline{B}$ のための右入力枝回路構 造は、m7およびm8の並列接続に相当する。この回路 に印加される入力は相補的なものでなければならないこ 20 とに注目されたい。たとえば、A=1およびB=0なら ば、A=OおよびB=1になる。より詳細には、この例 では、入力信号AおよびBの4つの徹底的な組み合わせ の全てにおいて、回路の一方の側に印加される入力は、 他方の側に印加される入力のバイナリ相補信号である。 したがって、回路の1つだけの枝が、特定の時間にイネ

【0012】図4Aおよび4Bの回路におけるトランジスタm1,m2,m3およびm4は、図3Aおよび図3Bの回路と同様に構成される。上述のように、図4およるび4Bの各回路の左入力枝は、各々が入力AおよびBのうちの対応するものと関連しているトランジスタm5およびm6からなり、各回路の右入力枝は、トランジスタm7およびm8からなる。デ=モーガンの定理の結果として、右枝の並列なトランジスタは左枝の直列接続に変形する。また、回路の一方の側から他方の側への入力の反転に注目されたい。このように、回路の各々の側の実際構造または接続は、デ=モーガン定理により他方の側のそれに関連している。その結果、回路を動作させるために、各々の側に印加される入力は、前に示されたようのに相補的でなければならない。トランジスタ接続の構造は、入力間のこの関係を必要とする。

ーブルにされる。

【0013】図4Aおよび4Bの回路は、図3Aおよび3Bの対応する回路と実質的に同じように動作する。しかしながら、図4の回路のトランジスタm5~m8の入力はデジタルであり、デ=モーガン定理に従うので、2つの評価枝のうちの1つ、すなわち、m5およびm6からなる左枝またはm7およびm8からなる右枝は、十分にイネーブルにされるが、他方は十分にデセーブルにされる。これにより、出力ノードはフルデジタル値を達成50

6

し、評価後の回路の電力消費を減らすことができる。 【0014】コモンモード技術は、より複雑なブール関 数に適用することができるが、一般に、関数がより複雑 になりかつ入力数が増加するにつれて、予測するのがよ り難しくなる。 図4 Bに関して、センスアンプの右枝の デバイスのゲートは、それらに印加されたコモンモード 電圧Vc m を持つ。トランジスタm7およびm8の幅に 対するトランジスタm5およびm6の幅は、この回路を 役立たずにさせる可能性がある。しかしながら、右枝の トランジスタの幅を左枝のそれより小さい適当なサイズ にすることによって、この回路は適切に動作させること ができる。これに関して図には示されていないが、2つ の並列トランジスタm7およびm8を実行するために、 単一デバイスを使用することができる。また、この単一 デバイスに印加される電圧は、Vdd/2の代わりにV d dとすることができるが、幅は更に減らす必要があ る。この電圧値は、いつも一定であり、もちろんあらゆ る評価に対して同じである。

【0015】デジタルおよびアナログ領域の相補信号の意味の違いを注目されたい。デジタル領域では、2組の入力は2n で与えられる不連続な入力数の可能性を持っており、ここで、nは所定の枝の入力数である。たとえば、図4Aの回路の左枝の入力は、00,01,10または11とすることができる。図3Aに関して説明されたアナログケースでは、2つの入力は、コモンモード電圧あたりにΔの連続する値を持つことができる。Δ=Vdd/2の特別なケースでは、アナログセンスアンプは、デジタルセンスアンプとして動作する。

【0016】上記に説明した従来のアナログ比較器では、多くて2つのアナログ入力だけが、一度に比較される。両方とも参照によりここに含まれる、発明者ティー・ジェイ・ガバラ(T. J. Gabara)の名前で2001年2月20日に発行され、"多入力比較器"と題する米国特許第6,191,623号と、発明者ティー・ジェイ・ガバラ(T. J. Gabara)とエス・エイ・ムジタバ(S. A. Mujtaba)の名前で1998年9月29日に発行され、"多入力比較器"と題する米国特許出願第09/162,852号には、2つ以上の入力を有する比較回路が開示されている。

【0017】図5A,5Bおよび5Cは、相補入力構造を有するゲート構造例を示す。図5Aを参照すると、それぞれ、トランジスタm7,m8とm5,m6のペアからなる上部および下部トランジスタアレイは、nチャンネルデバイスを用いて構成されている。この相補トランジスタアレイ枝は、一方の枝が並列トランジスタを有する場合、他方の枝が、直列に接続されたその対応するトランジスタを有するという点で、反対の接続構造を有する。相補入力構造の使用のために、図5Aの上部枝の入力は、反転される必要がある。図5Bは、上部枝への入力を発生するインバータで構成された図5Aの回路を示

す。インバータおよびnチャンネルデバイスは、pチャ ンネルデバイスで置き換えることができ、その結果は図 5Cの回路になる。図5A、5Bおよび5Cの各回路に おいて、出力Fは、図示のようにインバータの出力で発 生する。図5Cの回路は、CMOS ANDゲートの例 であり、前に説明された相補トランジスタ構造に支持す る。したがって、図4Aに関して説明されたようにセン スアンプの左および右枝と、図5Cに示される関連した スタティックゲート構造の上部および下部枝のそれぞれ の間には、単純な1対1の対応がある。

【0018】図6A, 6Bおよび6Cは、相補入力を有 するゲート構造のさらなる例を示す。 図6 Aに示される 回路は、トランジスタm5, m6, m7およびm8とイ ンバータからなるCMOS ORゲートであり、入力A およびBは各々、2つのゲートの静電容量を駆動する。 図6 Bは、AおよびB入力で駆動される2つの上部直列 pチャンネルが、グラウンドに接続されたゲートを有す る単一のpチャンネルトランジスタm7で置き換えられ た場合に生じる回路を示す。この回路は、図4Bの回路 に多少類似している。前述したように、図4Bのように 20 コモンモード電圧を用いる代わりに、このケースで印加 される電圧はVddとすることができる。しかしなが ら、図6Bのm7は、pチャンネルトランジスタなの で、印加電圧は、極性を反対に、すなわちVssにしな ければならない。この電圧はいつも一定なので、図4B および図6Bは、同じふるまいを示す。

【0019】トランジスタを適当なサイズにすることに より、図6Bの回路は、デジタル動作を行なうように構 成することができる。このゲート構造は、疑似NMOS ゲートとして知られており、増大したスループット速度 30 に関する利点を提供する。しかしながら、この回路は、 AまたはBのどちらかがハイの場合に、Vddとグラウ ンド間に抵抗性パスを形成するという点で、過度の電力 消費を示すことがある。このゲート構造では、いつもイ ネーブルにされている単一の上部デバイス (図6Bのm 7) は、相補構造 (図6Aのm7およびm8) に取って 代わる。上部デバイスは、入力AまたはBのどちらにも 駆動されないが、そのグラウンド電位入力は、その電圧 がいつも一定であるので、コモンモード電圧と類似して いる。

【0020】図6Cは、電力消費が軽減されているが図 6 Bの回路と実質的に同じ速度の利点を有する、修正さ れた回路を示す。図6 Cの回路では、クロック信号 ck が、交互に各枝をイネーブルにするのに使用されてい る。すなわち、ckがローになると、上部枝が、ノード foutをプリチャージするm7によりイネーブルにさ れるが、下部枝は、直列トランジスタm1によりディセ ーブルにされる。ckがハイになると、上部枝がディセ ーブルにされ、下部枝は、AまたはBの値がノードfo u tをローに引張るかまたは変更のない状態のままにす 50 の比較回路は、相補入力の処理のために構成された相補

るかのどちらかにより暫定的にイネーブルにされる。し たがって、この回路では、両方の枝が同時にイネーブル にされる状態を持つことは決してできない。両方の枝に 印加されるck信号は、この状態を保証する。回路が評 価されると、ckはハイになり、この時間間隔の間、m 7に印加される電圧は一定つまりVddになる。図6℃ の回路は、ドミノCMOSとして知られており、m7枝 に印加される電圧が評価の間一定のままなので、図6B のコモンモード回路と同等である。

8

10 【0021】図6Bおよび6Cの回路におけるコモンモ ード信号は、評価の間本質的に一定であることに注目さ れたい。最終的なブール結果は、結局入力ブール変数の 値に依存し、コモンモード枝の状態に依存しない。換言 すれば、コモンモードは、回路の平衡点を決定するが、 最終的な出力は、入力変数の関数となる。

【0022】図7A、7Bおよび7Cは、参照によりこ こに含まれる、発明者ダブリュ・ティー・メイウェザー 3世(W. T. Mayweather, III)の名前 で1988年8月30日に発行され、"マルチビット デジタル スレショールド比較器"と題する米国特許第 4,767,949号に開示されているタイプのデジタ ル比較回路を示す。図7Aの回路は、図示のように配置 されたトランジスタm 1~m 1 Oおよびインバータを含 む。図7Aに示されるような回路は、デ=モーガン定理 が、回路の上部および下部枝間で従われるとは思えない という点で、非相補入力構造を有すると思われる。しか しながら、図7Bおよび7Cに示されるような図7Aの 分解は、図7Aの入力構造が事実上相補的であることを 示す。

【0023】図7Bは、下部枝nチャンネルのみをま ね、デ=モーガン定理を使用して相補的な上部枝回路を 形成している。すなわち、m1およびm2の並列接続に 対するm3の直列接続は、m9およびm10の直列接続 と並列になっているm4として変形されている。最後 に、m7およびm8の直列接続からなる並列枝は、m5 およびm6の並列接続からなる直列経路に変形されてい る。

【0024】次いで、図7Bのトランジスタm5および m6は、各トランジスタペアm5, m5aとm6, m6 aとして二重にされ、図7Bにおいて"線"と示された 線は、図7Cに示されるように切断されている。この線 は、各経路が信号XおよびYの影響を含むので切断する ことができる。トランジスタm5a, m6a, m9およ びm10からなる経路は、冗長なトランジスタm5aお よびm6aを除去することによりさらに簡単にすること ができる。この簡単化により、図7Aに示されるような 回路が生じ、それにより、この回路が事実上相補的な入 力構造を有するのが確かめられる。

【0025】前記のことから明らかになるように、従来

入力構造を有する。そこで、従来の回路に対して減少し た電力消費、トランジスタ数およびスループット遅延に 関して技術上改善する必要ががある。

[0026]

【課題を解決するための手段】本発明は、2つ以上の入力信号を含む比較および他の関連動作を行なうのに使用される非相補的入力構造を有する比較回路を提供する。これらの比較回路は、ここでは非相補比較器と呼ばれる。所定の非相補比較器で比較されるかさもなければ処理される入力信号は、非相補入力信号でも良いが、非相 10 補入力信号にする必要はない。

【0027】本発明の一態様によれば、非相補比較器 は、メモリセル、たとえばランダムアクセスメモリ(R AM)セル、差動アンプまたは評価機能を行なうのに適 した他のタイプの回路等の評価エレメントと、評価エレ メントの第1および第2のノードのうちの対応するノー ドに各々接続された少なくとも第1および第2の入力枝 とを含む。第1および第2の入力枝は、お互いに対して 非相補構造を有し、非相補構造は各々、それと関連し て、対応する入力信号の関数となる値を有する可変パラ 20 メータ、たとえば可変抵抗、可変電流または可変電圧を 有する。評価エレメントは、それぞれ第1および第2の 入力枝に印加される少なくとも第1および第2の入力の 比較を行なう。入力枝は、各々、トランジスタの重み付 けされたアレイとして実行することができ、重み付けさ れたアレイの各トランジスタは、その枝に印加される入 力信号の特定のビットまたは他の部分に対応する所定の 枝と関連づけられている。

【0028】本発明による非相補比較器は、多数字比較器として使用され、デジタルワードの相対重みを決定し 30 たり、他の比較回路、たとえば多数決回路、アナログコモンモード比較器、以上/以下回路、アレイ加算および比較回路、シリアル加算ーバイナリサーチ(SA-BS)回路、アナログ加算器、加算一比較一選択(ACS)回路、結合メモリセル比較器およびマスク機能付き比較器等を実行したりすることができる。

【0029】好適には、本発明の非相補比較器は、広い 範囲の様々な比較器ベースの回路における電力消費、ト ランジスタ数およびスループット遅延のかなりの減少を 提供する。

[0030]

【発明の実施の形態】本発明は、例示的な非相補比較器を用いてここで説明される。ここで使用される用語"非相補比較器"は、非相補入力構造を含むように、さもなければ2つ以上の非相補入力信号を比較することができるように構成された回路を指す。用語"非相補入力構造"は、お互いのブール相補部として実行されない、たとえば、上述のデ=モーガン定理によるお互いの相補部として実行されない2つ以上の入力構造を指す。

【0031】しかしながら、本発明は、ここで特に説明 50 む。

ことが理解されるべきである。たとえば、本発明は、センスアンプおよび差動アンプに基づく比較回路に適用できるばかりでなく、他のタイプの回路配置に基づく比較回路にも適用できる。さらに、上記の定義から明らかなように、本発明は、2入力、3入力または3以上の入力

10

されるもの以外の回路構造で使用するのにも適している

を有する比較回路を実行するのに使用することができる。例示的な比較回路では、電源Vssはグラウンドとして示されているが、周知の通り、特定のゼロでない電圧レベルとすることができる。また、当業者は、所定の回路におけるトランジスタデバイスの極性を一般に反対にすることができる、たとえば、pチャンネルをnチャンネルで置き換えたり、その逆にしたりすることができる。

ることが分かる。さらに、説明される回路は、たとえば、バイポーラー接合トランジスタ(BJT)、GaAsトランジスタ等の他のトランジスタ技術や、他の技術を、それらの組み合わせと同様に使用して実行することもできる。

【0032】本発明の一態様にしたがって、基本的な非相補比較器が提供される。以下に詳細に説明されるように、一実施例における基本的な非相補比較器構造は、デジタルワードの相対重みを決定する多数字比較器ばかりでなく、たとえば多数決回路、アナログコモンモード比較器、以上/以下回路、アレイ加算および比較回路、シリアル加算ーバイナリサーチ(SA-BS)回路、アナログ加算器、加算一比較一選択(ACS)回路、結合メモリセル比較器およびマスク機能付き比較器等の他の比較回路も形成するために使用することができる。好適には、本発明の非相補比較器は、広い範囲の様々な比較器ベースの回路における電力消費、トランジスタ数およびスループット遅延のかなりの減少を提供することができる。

【0033】分離

上述のように、従来のアナログおよびデジタルセンスアンプにおいて重要な論点は、2つの枝が同時にイネーブルにされるか否かである。また、評価枝からの比較出力の分離を提供することが重要である。

【0034】図8は、本発明によるアナログセンスアンプを示し、両方とも同時にイネーブルにされる左入力枝 Fおよび右入力枝 F を有する。しかしながら、評価後、出力はフルデジタル値を達成するが、図3Aおよび3B に関して前に説明したような電力消費不具合を受けない。トランジスタm1, m2, m3およびm4は、交差 結合型ランダムアクセスメモリ(RAM)セルを形成し、評価の間2つの枝 F および F の内容を比較する。また、トランジスタm3およびm4は、各枝 F および F からの出力ノード out および r out を分離して、上述の分離を提供するのに役立つ。図8の回路は、さらに、図示のように配置されたトランジスタm5乃至m9を含む

【0035】図9は、図8のアナログセンスアンプのタ イミング図である。トランジスタm5乃至m8は、クロ ック信号ckがハイの時に、RAMセルを初期化するの に使用される。ノードlout, lbot, routお よびrbotは、この時間間隔の間Vssまたたグラウ ンド電位に設定される。評価の間、ckがローになる と、loutまたはroutのどちらかが、入力信号i nおよびinの相対値に依存してハイになる。両入力信 号が十分にデジタルである、すなわちVddまたはグラ ウンドの値を有し、その結果、回路は、デジタルセンス 10 アンプとして動作していると仮定されたい。クロック期 間の初期化および評価間隔への区分けのため、出力信号 は、評価間隔の間のみ有効になることに注目されたい。 このセンスアンプ回路を標準的なロジック回路にインタ ーフェースするために、出力信号loutおよびrou tは、全クロックサイクルにわたって一定の信号を発生 するRSフリップフロップに印加される。また、他のタ イプのフリップフロップまたは他の回路を用いて、全ク ロックサイクルの間のデータを獲得することができる。 【0036】一般に、比較回路において特別に重要な2 20 つの異なるタイプの分離がある。 第1のタイプの分離 は、評価枝からの比較器出力の分離であり、これは図8 の比較回路に関して前に説明された。ノード1outお よびroutにおける容量性負荷を注意深くバランスさ せることができない場合は、第2のタイプの分離を組み 込むことができる。この第2のタイプの分離は、比較器 出力からの比較器ランダムアクセスメモリ(RAM)セ ルまたは他の評価エレメントの分離である。比較回路に おいて両方のタイプの分離があれば、電力消費の減少と 改善された信号完全性を含むかなりの恩恵を提供するこ とができる。しかしながら、このタイプの分離は、一定 の環境においては、たとえば、各出力において実質的に 等しい容量性負荷を保証することができる場合には必要 とされないことがあることが注目されるべきである。 【0037】図10Aは、本発明の技術にしたがって上 述した第2のタイプの分離を提供するように追加の回路 で修正された図8の回路を示す。 トランジスタm10お よびm11は、出力loutおよびroutからノード lposおよびrposの評価を分離する。これは、R AMセルの評価が、負荷loutおよびroutのあり 得る非対称と無関係になるため重要である。 図10 Aの

とされないことがあることが注目されるべきである。
【0037】図10Aは、本発明の技術にしたがって上述した第2のタイプの分離を提供するように追加の回路で修正された図8の回路を示す。トランジスタm10およびm11は、出力10utおよびroutからノード1posおよびrposの評価を分離する。これは、RAMセルの評価が、負荷1outおよびroutのあり得る非対称と無関係になるため重要である。図10Aの回路に印加される2つのクロック信号ck1 は、図8のクロック信号ck2 がある。クロック信号ck1 は、図8のクロック信号ck2 がある。クロック信号ck1 は、クロック信号ck1 の遅延された変形であり、インバータストリングをタッピングすることによりまたは技術上知られている他の適切な手段により発生させることができる。また、図10Aの回路は、好適には、ノード1posおよびrposをグラウンドに初期化するためにck1 で作動する

2つの追加のトランジスタ(図示しない)を含む。 【0038】図10Bは、図10Aの回路の実施例を示す。図10Bのトランジスタに隣接した数字は、トランジスタの幅をマイクロメートル(μm)で示す。図10Bの回路において、ノード1posおよびrposに接続された2つの追加のトランジスタは、ck¹がハイの時に、これらのノードをVss(この例ではグラウンド)にプリチャージするのに使用される。他のあり得る構成の1つは、これらの2つの初期化用トランジスタ

を、ノード 1 p o s および r p o s 間に接続されて初期 化中これらのノードの電圧を等しくするように構成され た単一の初期化用トランジスタで置き換える。

【0039】また、ノード1botおよびrbotに接 続された2つの追加のトランジスタがある。これらの2 つの追加のトランジスタは、各々0.4μmの幅を有 し、そのゲートへのVddの印加により永久にオンにな っている。これらの2つのトランジスタは、回路の両サ イドに等しい結果を与え、1botおよびrbotに接 **続されたゲート構造が直列のトランジスタからなる場合** は、電荷分割状態の説明を助ける。電荷分割は、直列経 路のいくつかが十分にイネーブルにされていない場合に 起こるが、イネーブルにされた直列経路がチャージされ る際に寄生容量により評価エレメントに短い電流バース トをいまだ供給する。例として、入力枝は、3つの直列 トランジスタを含み、上部の2つがイネーブルにされて いると仮定されたい。評価中、これらの2つのトランジ スタは、電荷を寄生容量に伝え、経路の間違ったイネー ブル化をトリガする可能性がある。なぜなら、第3の下 部トランジスタがイネーブルにされていないからであ る。したがって、前に説明されたように2つのイネーブ

る。したがって、前に説明されたように2つのイネーブルにされたトランジスタは、回路の両サイドに電流を加えるのを助け、3つのトランジスタ経路のこの"間違ったイネーブル化"の影響を隠す。

【0040】図10Cは、評価セル出力にロジック回路 を組み込むように修正された図10Bの回路を示す。ま た、図10Cの回路におけるトランジスタまたは他のロ ジックゲートに隣接した数字は、対応するトランジスタ の幅をマイクロメートル (μm) で示す。この回路にお いて、左側出力loutは、ノードlposに接続され た入力を有するインバータ50-1の出力で発生する。 右側出力routは、ノードrposに接続された入力 を有するインバータ50-2の出力で発生する。10 u tおよびrout出力は、それぞれ、NORゲート52 およびNANDゲート54に印加される。また、これら のゲートは、cs1およびcs2で示される条件信号入 力を受け、図面に示されるように、出力outaおよび outbを発生する。これらの出力outaおよびou tbは、他のもう1つの比較回路に供給されるかさもな ければ後続の処理のために抽出される。インバータ50 50 -1および50-2は、同じサイズを有し、したがっ

て、ノード1posおよびrposにバランスされた容 量性負荷を提供する。図10Bにおけるck2 でクロ ックされるpチャンネルパストランジスタは、図10C の回路ではなくされ、それにより、クロック遅延がなく なる.

【0041】図10A, 10Bおよび10Cで示される 特定の配置は単なる例示であることが強調されるべきで ある。当業者は、多くの他の配置が本発明の技術を用い て可能であることが分かる。

【0042】また、当業者には分かるように、多くの他 10 立つ。 の初期化技術を使用することができることも理解される べきである。ここで説明される残りの回路において、初 期化回路は、典型的に、例示を簡単かつ明快にするため に図示していない。

【0043】初期化

図10Dは、ノードlposおよびrpos間の容量不 平衡または不整合に取り組むように特に構成された図1 O Cの回路の修正された変形を示す。この容量不平衡 は、たとえば、回路がシリコンで実施される場合に、物 100の回路は、図示のように追加のトランジスタm 6, m7およびm8の包含により、このタイプのレイア ウト関連不整合に、より強くなるように設計され玲宇。 図100の回路は、さらに、前に説明したようなRAM セルトランジスタm1~m4と、図示のように配置され たトランジスタm9,m10,m11およびm12と、 インバータ60-1および60-2と、2入力NAND ゲート62,64とを含む。インバータ60-1および 60-2の出力は、それぞれNANDゲート62, 64 の第1の入力に接続される。さらに、各NANDゲート 30 のうちの一方のNANDゲートの出力は、図示のように 他方のNANDゲートの第2の入力に帰還接続される。 【0044】追加のトランジスタm6~m8は、各々ク ロック信号ck2 でクロックされる。ck2 はck 1 のわずかに遅延された変形なので、ck¹ がVs sに減少した場合、ck2 は、まだVddに近い電位 にある。したがって、RAMセルが、トランジスタm5 によりイネーブル状態になった場合、トランジスタm6 ~m8は、 いまだイネーブルにされている。 したがっ rposの等しくされた電位を維持しようとし、それに より、ノード1posおよびrpos間の容量不平衡の 影響が実質的にキャンセルされる。さらに、RAMセル は、m5によってこの期間の間イネーブルにされている ので、RAMセルの再生能力が増大される。また、この 期間の間、評価枝の可変パラメータは、トランジスタm 6およびm7によってノード1posおよびrposで 検出される。トランジスタm3およびm4は、ノード1 posおよびrposの電位がこれらのデバイスのスレ

14

れない。しかしながら、m6およびm7はイネーブルに されるので、lpotおよびrpotにおける枝のパラ メータは、RAMセルがイネーブルにされている間、ノ ードlposおよびrposに転送される。

【0045】したがって、図10Dの追加のトランジス タm6~m8は、以下の機能、すなわち、(1)評価枝 野か編のパラメータと関連する情報をRAMセルに転送 すること、および(2)RAMセルのノード1posお よびrposにおける容量不平衡を等しくすることに役

【0046】また、図10Dの回路は、例として示され ており、望まいし結果を得るために、他の構成を用いる ことができる。

【0047】非相補機能評価

図11は、本発明の一実施例による基本的な非相補比較 器を示す。この実施例の基本的な比較器は、デジタルセ ンスアンプの形態になっているが、当業者には分かるよ うに、他の形態に構成することができる。この回路は、 トランジスタm1, m2, m3およびm4から形成され 理的レイアウト中にうっかりして生じることがある。図 20 た交差結合型RAMセルを含む。図8および10Aのm 5乃至m8のような初期化トランジスタを含むことがで きるが、この図には示されていない。クロック信号ck がトランジスタm9に印加され、図8および10Aの回 路のようにRAMセルへのVddの印加を制御する。 【0048】入力in1 およびin2 は、それぞ れ、R1 およびR2 として示される評価枝に印加さ れる。前に述べたように、評価枝は、ここでは入力枝と も呼ばれる。本発明にしたがって、これらの枝は、お互 いに対して非相補的な入力構造を有し、したがって、従 来のデジタル回路構造のようにふるまわない。入力枝 は、RAMセルのノード、たとえばこの実施例の回路で はノードoutおよびoutnに接続される。この実施

例の回路では、評価枝が接続されるノードは、セルの両

サイドにあるが、この特定のタイプの構成は、本発明の

必要条件ではない。

【0049】図11の基本的な比較回路の評価枝は、評 価の間可変抵抗と見なされる。より詳細には、図に示さ れるように、左枝R1 と関連する可変抵抗は、入力i n1の関数であり、左枝R2 と関連する可変抵抗は、 て、トランジスタm6~m8は、ノードlposおよび 40 入力in2 の関数である。図11の比較回路の出力o utおよびoutnは、以下の通り可変抵抗の関数であ る。 $(R_1 < R_2)$ ならば、回路はout=1およ びoutn=0に評価する。(R₁ >R₂)なら ば、回路はout=0およびoutn=1に評価する。 この実施例では、評価は、クロック信号ckがローにな る時に起こるが、これはもちろん、一例であり本発明の 必要条件ではない。

【0050】可変抵抗R1 およびR2 による図11 の比較回路は、たとえin1 がin2 の相補でない ショールド電圧以下とされるので、まだイネーブルにさ 50 としても、入力信号ini を入力信号in2 と比較 することができる。換言すれば、in1 のバイナリ重

みがin2 のバイナリ重みより大きい場合は、R₁ $\langle R_2 |$ およびout=1となり、それにより、in₁ >i n2 であることが示される。前に述べたよう に、従来の比較器は、一般に、このように非相補入力を 処理することができない。可変抵抗は、以下に説明され るように、重み付けされたトランジスタアレイを用いて 実行される。

【0051】また、図11に示されるような仕方で構成 された非相補比較器は、ここでは"シーソー"ロジック 10 とも呼ばれる。

【0052】本発明の図11の回路および他の実施例 は、評価エレメントとしてRAMセルを用いているが、 本発明は、他のタイプのメモリセルばかりでなく、他の タイプの評価エレメントと共に使用することができる。 したがって、RAMセルの使用は、単なる例であり、ど のようにも本発明を制限するものと解釈されるべきでは ない。ここで使用される用語"評価エレメント"は、メ モリセル、交差結合型差動アンプ、他のタイプの差動ア ンプばかりでなく、この実施例に関してここで ¥説明さ 20 れるタイプの評価を行なうことができる他の回路を含む つもりである。

【0053】本発明による所定の評価エレメントは、そ れ自体比較を行なうことができる必要はないことが注目 されるべきである。たとえば、サンプリング回路を使用 して、可変パラメータをサンプリングすることにより、 入力枝と関連する可変パラメータを評価することができ る。次いで、その結果生じるサンプルは、さらに他の局 部または遠隔回路で処理され、サンプルから関連情報を 抽出することができる。このサンプリング回路ベースの 30 本発明の実施は、この用語がここで使用されるとおり比 較回路と見なされる。

【0054】本発明の図11の回路および他の実施例で 使用される可変抵抗は、単なる例として示される。本発 明の他の実施例は、他のタイプの可変パラメータ、たと えば可変電流、可変電圧等を使用することができる。た とえば、BJTを用いて実施される本発明の実施例で は、可変パラメータは、入力枝の各々と関連する可変電 流とすることができる。

【0055】図11に示される例示的な回路構成は、一 40 定の電力消費態様を有する。 図11の回路は、スイッチ (トランジスタm9)、RAMセル(トランジスタm1 ~m4) および評価枝を含むことに注目されたい。この 順番は、各評価枝の下部ノードが、一定の電位、このケ ースではVssまたはグラウンドにあるので重要であ り、したがって、セルの動作中電位の変化がない。した がって、これらのノードと関連する交流 (AC) 電力消 費はゼロである。第二に、評価枝と関連するか編パラメ ータ値は、各トランジスタm3およびm4を介してノー

ードにおける静電容量は大きくなることがあるので、こ れらのノードにおける電位はあまり大きくならない。し たがって、これは、電力の第2の減少に導く。

16

【0056】図12は、図11の回路のタイミング図を 示し、クロック信号ckと、入力in1 およびin2 と、出力outおよびoutnの波形を含む。入力信 号in1 およびin2 は、タイミング図に示される ようにckの立ち下がりエッジに関して設定時間必要条 件を満足する必要がある。この実施例の入力および出力 は、アナログ評価中を除いて、完全にデジタルである。 ckが、RAMセルを評価するためにローになると、入 カデジタル値は、セルの内部でアナログ要素に変換され る。これは、図において、デジタルーツーーアナログ (DTA)変換として示されている。アナログ要素は、 図においてアナログーツーーデジタル (ATD) 変換で 示されるように、評価され、比較され、デジタル出力値 に戻し変換される。DTAおよびATD動作は共に、i n 1 および i n 2が各々9ビットデジタルワードになる 実行の際には、9ビットワード比較のため1nsec以 下を費やすことが示されている。評価後の最終出力ou tおよびoutnは、完全にデジタルになる。

【0057】図11の回路は、図10Aおよび10Bに 関して前に示されたようにクロックck1 およびck 2 で制御される追加のトランジスタを使用するように 構成されることが注目されるべきである。

【0058】図13は、トランジスタm1~m4および m9が、"RAMセル"と名付けられたエレメントと置 き換えられた図11の簡略図である。このRAMセルエ レメントは、後続の図においてさらに簡単にするために 使用される。前述したように、RAMセルは、本発明に 関して使用することができるタイプの評価エレメントの 単なる一例であり、他のタイプのメモリセル、差動アン プ、サンプリング回路または評価機能を行なうことがで きる他の回路を使用することができる。この簡略化され た回路は、図10A~10Dのデュアルクロックck1 および c k2 を用いるように構成されていると思われ る。このデュアルクロック化は、図においてRAMセル に印加されるものとして示されるクロック入力CK 1-2 で示される。

【0059】デジタルセンスアンプに関して示されてい るが、図11の比較器は、アナログおよびデジタル領域 の両方で使用することができる。より詳細には、多ビッ トデジタルワードを比較する際に使用するのに良く適し ているが、この基本的な比較器は、他の比較回路、たと えば、多数決回路、アナログコモンモード比較器、以上 /以下回路、アレイ加算および比較回路、シリアル加算 ーバイナリサーチ (SA-BS) 回路、アナログ加算 器、加算-比較-選択(ACS)回路、結合メモリセル 比較器およびマスク機能付き比較器を形成するために使 ドoutnおよびoutに転送される。評価枝の上部ノ 50 用することができる。これらの他の回路の例は、以下に

詳細に説明される。

【0060】重み付けされたアレイ

図14は、図11の評価枝の各々が、トランジスタの重 み付けされたアレイとして実行される方法を示す。この 図では、入力in1 は、nビットデジタルワードA= a_0 , a_1 , a_2 , . . . a_{n-1} であり、入 力in2 は、nビットデジタルワードB=bo,b 1 , b2 , . . . b_{n-1} である。交差結合型R AMセルは図示されていない。所定の評価枝内で、所定 の多ピット入力ワードのピットは各々、対応するトラン 10 ジスタのゲートに印加される。トランジスタの幅は、対 応するビットの有効性にしたがったサイズにされる。す なわち、入力ワードAの最上位ビット (MSB) a n-1 に対応するトランジスタは、2n-1 幅と関 連し、入力ワードAの最下位ビット(LSB)ao に 対応するトランジスタは、20 幅と関連している。入

【0061】図14では、デジタル重み付けを伴うNタ イプトランジスタで形成されているものとして示されて 20 いるが、他の実施例のアレイは、様々な他のトランジス 夕形態、タイプおよびサイズを使用して形成することが できる。より詳細には、アレイは、デジタル的に、リニ アにまたはこの2つの組み合わせとして重み付けするこ とができ、トランジスタタイプは、N、Pまたはこの両 方の組み合わせにすることができ、そして、バイポーラ ートランジスタまたは他のタイプのトランジスタを、M OSトランジスタの代わりに使用することができる。

カワードBと関連する重み付けされたアレイのトランジ

スタは、同じ方法でサイズが決められる。

【0062】また、重み付けは、所定のアレイにおける 単一トランジスタを使用し、次いで、より大きな重み付 けされたデバイスを実行するために所定幅を有するトラ ンジスタの並列接続を使用することにより達成すること ができることが注目されるべきである。たとえば、図1 4の左アレイにおける20 デバイスは、所定幅の単一 トランジスタとして実行することができ、21 デバイ スは、所定幅の2個のトランジスタの並列接続として実 行され、22 デバイスは、所定幅の4個のトランジス タの並列接続として実行され、以下同様である。同様の 重み付け技術は、ここに説明される他の重み付けされた 40 アレイと共に実行することができる。

【0063】図14の重み付けされたアレイ構造例は、 2つのnビットデジタル入力ワードAおよびBの強度を 比較することができる。たとえば、 n=8であり、入力 A=10101010、B=10101011であると 仮定されたい。B>Aなので、右アレイ抵抗R2 は、 左アレイ抵抗R1 より小さくなり、その結果、図13 んかいろは、out=0およびoutn=1となるよう に評価する。

【0064】両入力AおよびBが等しい場合は、重み付 50 関してよりコストのかかる動作である。

けされたアレイは、タイを示し、回路の出力は、評価さ れた後 "1" または "0" 値のどちらかを有する。ま た、これは、"準安定"状態としても知られている。い くつかのアプリケーションでは、この不定は受け入れ可 能である。他のアプリケーションでは、等しいことの認 識が重要であり、回路のふるまいは、評価後首尾一貫し たままで一貫した出力を保証する。この論点は、図15 に関して説明されるように、アレイの各々にオフセット 能力を組み込むことにより、または、イクスクルーシブ オア (XOR) ゲートのストリングを使用して、等しい 状態が生じたことを示すことにより、または、他の適切 な手段により取り組むことができる。

【0065】図15は、オフセット能力を含むπビット 入力Aと関連する左アレイを示す。信号offset は、重み付けされたアレイにおける追加のトランジスタ のゲートに印加される。この追加のトランジスタは、2 0 以下のデジタル重み付けに対応する、すなわちこの ケースでは2-1のデジタル重み付けに対応する幅を有 する。したがって、この実施例における追加のトランジ スタの幅は、アレイ中の次の最小トランジスタ、すなわ ち20 重み付けと関連するトランジスタの幅の1/2 となる。

【0066】 いくつかのアプリケーションでは、オフセ ットトランジスタは、20 重み付けと関連するトラン ジスタと同じまたはそれより小さい幅を持つことができ るが、20 トランジスタより長いゲート長もまたもし くはかけがえとして持つことができ、その結果生じるふ るまいは、望ましいオフセット機能を提供する。換言す れば、ゲート長のようなパラメータの適切な選択によ 最低の重み付けされたデバイスとして所定の幅を有する 30 り、オフセットトランジスタのふるまいは、たとえその 有効幅が20 トランジスタと実質的に同じであって も、幅が2-1 だけ重み付けされたデバイスのふるまい に近くなるように行なわれる。

> 【0067】重み付けされたアレイのうちの1つまたは 両方のための信号offsetは、一定の電位に設定す ることができるか、または、前の動作で発生させること ができる。それが一定の電位の場合、たとえば、左アレ イオフセット=Vdd、右アレイオフセット=0の場合 は、タイにおいて、左アレイは、常により低い抵抗を有 する。また、オフセット信号値の他の組み合わせを用い て、AおよびB入力が等しい場合に特定のアレイが"勝 つ"のを保証することができる。AおよびBの両方がゼ ロの場合でさえ、オフセットは、比較回路の出力が不定 にならないことを保証する。

【0068】XORゲートのストリングを使用すること の他の上述の解決法は、パリティチェックの従来形態に したがう。これは、全ての比較可能なビットが等しく、 これが当該ケースであることを示す1つのデジタル値を 与える場合を捜す。これは、一般に、面積と電力消費に 【0070】図16は、32ビット比較器用のこのよう

しい。

【0069】図14に示されるような重み付けされたア 「レイにおいては、最低のデジタル重みは、アレイの感度 を決定する。しかしながら、nが大きい場合、たとえば 32より大きいかまたは32に等しい場合、最低のデジ タル重みは、ノイズから区別がつかないほど小さくな る。したがって、所定のアレイをパイプライン化される 仕方で多くのより少ないアレイに区分けすることが望ま

なパイプライン化されたアレイの一例を示す。32ビッ 10 ト比較器は、パイプライン化される仕方で配置された4 つの8ビット比較器段を含む。図には、最初の2つの段 のみが示されている。この例では、所定の8ビット比較 器の左および右アレイは各々、デジタル重み付け27乃 至20 と関連する8個のトランジスタと、2-1 の重 みと関連する追加のオフセットトランジスタを含む。パ イプラインの第1段に対して、8つの入力ビットa 0 , a₁ , a₂ , . . . a₇ が、左アレイの8 つのトランジスタに印加され、8つの入力ビットb 1 , b₂ , . . . b₇ が、右アレイの8つのトラ 20 ンジスタに印加される。また、第1段の左オフセットは "1" に設定され、この段の右オフセットは"0" に設 定される。タイの場合には、左アレイが勝つ。この段 が、第1段のRAMセルで評価されると、その結果は、 次段のオフセットトランジスタの次ペアに転送される。 【0071】第1段のRAMセルの出力は、次段に印加 される前にフリップされることに注目されたい。例とし て、ao-7 = bo-7 と仮定されたい。上記に説 明したオフセット配置のため、左アレイ出力out0-7 はローになる。第1段RAMセルの出力monはハイに 30 なり、前段からトランジスタmn1へ情報を送る。これ は、入力ao-7 がbo-7 入力より大きいことを 示している。 この時、 第1段RAMセルの出力moff はローになり、第2段の右アレイの対応するトランジス 夕に印加される。

【0072】パイプラインの次段において、8つの入力 ピットa8 , a9 , . . . a15は、左アレイの8 つのトランジスタに印加され、8つの入力ビットb 8 , b9 , . . . b1 5 は、右アレイの8つのトラ ンジスタに印加され、そして、パイプラインの残りの段 40 (図示しない) についても以下同様である。

【0073】所定のパイプライン段からのオフセット信 号は、次のパイプライン段に進み、どのアレイが所定の 段内で "勝っている" かに関する指示を供給する。この ように、32ビット比較器は、各段が512から1の感 度を有する、図16に示されるように構成された8ビッ ト比較の4段パイプラインで実行することができる。し たがって、この感度は、全段にわたって比較されるビッ トの総数よりむしろ、各段のビット数で決定される。ま 減少させる。より詳細には、パイプライン化は、重み付 けされたトランジスタを再評価し、その結果、32nd 入力ビットは、 $2^{32} = 4 \times 10^9$ の代わりに 2^8

=256の重み付け係数を有するデバイスに印加され る。しかしながら、4段パイプラインの結果として、こ れは、この例における最終的な出力を発生するのにクロ ック信号の4つの遅延を費やす。

20

【0074】パイプライン化された構造

図16に関して一般的に説明されたタイプのパイプライ ン化は、図17に関して説明されるNツリー対Nツリー 構造と、図18に関して説明されるNツリー対Pツリー 構造を含む、多くの異なるパイプライン化された構造を 用いて実行することができる。 用語 "Nツリー" および "Pツリー"は、対応する比較段の評価枝の重み付けさ れたアレイが、それぞれnチャンネルおよびpチャンネ ルトランジスタを用いて形成されていることを示す。 【0075】図17は、図16に示されるものと同様な Nツリー対Nツリーパイプライン化構造の一例を示す。 図において、パイプライン化されたフローは下部から上 部に至ることに注目されたい。クロック信号 c k 1 , ck2 およびck3 は、図示のようにインバータチ ェーン100の第2のインバータ毎にタッピングするこ とによって発生する。また、遅延ロックループや多位相 発振器等の他の技術を使用して、必要なクロック信号を 発生させることもできる。クロック信号 ck1, ck2 およびck3 は、図に示されるように比較器のトラ ンジスタに印加される。2つの段が図17に示されてお り、各段は、重み付けされたアレイを有する右および左 評価枝を含む。各評価枝は、"Nツリー"として示され ており、これらの枝には、図示のように入力のペアa 1, a2, b1, b2, c1, c2およびd1, d2が

【0076】ここで用いられている用語"クロック遅 延"は、所定のクロック信号の遅延を指し、たとえば、 図に示されるように、ck1 の立ち下がりエッジの中 点からck2 の立ち下がりエッジの中点まで測定され た図17におけるクロック信ck1 およびck2 間 の遅延を指す。

入力される。出力は、lout1, rout1, lou

t 2 および r o u t 2 で示される。 クロスオーバーは、

望ましい最終動作に依存して必要とされてもされなくて

も良い。

【0077】図18は、Nツリー対Pツリーパイプライ ン化構造の一例を示す。パイプライン化されたフローは 下部から上部に至り、インバータが、第1段の各出力! out1およびrout1と、第2段のPツリー評価枝 の対応する入力の間に挿入されていることに注目された い。このインバータは、第1段の出力の極性が、第2段 の入力のために予め調整されていることを必要とする。 これは、Nツリー対Pツリー構造のため生じる。適切な た、このパイプライン化方法は、回路の面積必要条件を 50 クロック発生回路が図に示されており、これは、直列イ

ンバータの第1のツリーの各々の後にタッピングされた インバータチェーン110からなる。 図18のパイプラ イン化構造において、第1段の評価枝には、図示のよう に、入力ペアa1, a2およびb1, b2が入力され る。第1段の出力10ut1およびrout1は反転さ れて、それぞれ、第2段のPツリー構造へ入力c1およ びd1として印加される。また、これらのPツリー構造 には、図示のように入力 c 2 および d 2 も入力される。 第2段は、出力lout2およびrout2を発生す る。

【0078】前に述べたように、図16のパイプライン 化比較器は、図17もしくは図18の回路構造、または 当業者に明らかな他の適切なパイプライン化構造を用い て実行することができる。

【0079】多数決回路

図19は、図11の基本的な比較回路を用いて構成され た多数決回路の一例を示す。このタイプの多数決回路 は、2つのnビットデジタル入力のどちらがより大きな 強度を有するか、すなわち、どちらがより多い数の

では、多数決回路は、4ピット比較器である。左および 右評価枝の重み付けされたアレイの各トランジスタは、 実質的に等しい幅を有する。これは、左および右アレイ の4個のトランジスタの各々と関連する20 重み付け で示される。左評価枝の重み付けされたアレイトランジ スタには、4つのビットa, b, cおよびdの形のデジ タル入力が入力されるが、右評価枝の重み付けされたア レイトランジスタには、4つのビットw,x,yおよび zの形のデジタル入力が入力される。a b c d入力が、 wxyz入力より多い"1"値を含む場合は、左枝抵抗 30 R₁ は、右枝抵抗R₂ より小さくなり、比較既出力 信号outおよびoutは、評価に基づいてそれぞれ "1" および "0" になる。

【0080】図には示されていないが、前に説明したよ うに "タイ" の場合に予測可能な出力を発生させるため に、本発明による図19の回路または他の多数決回路 に、1つ以上のオフセットトランジスタを含めることが できる。

【0081】アナログコモンモード比較器

図20は、図11の基本的な比較回路を使用して構成さ れたアナログコモンモード比較器の一例を示す。 図20 の回路は、図19の回路と同様に等しい重み付けで構成 された重み付けされたアレイを有する左および右評価枝 を含む。左評価枝には、バランスされたアナログ入力ペ アa, aおよびb、bが入力され、右評価枝には、バラ ンスされたアナログ入力ペアc,cおよびd、dが入力 される。コモンモード比較器出力outおよび<u>out</u> は、アナログ入力信号cおよびdに対するアナログ入力 信号aおよびbのコモンモード間の差を表わすデジタル 信号を提供する。

【0082】以上/以下回路

図21は、図11の基本的な比較回路の2つの組み合わ せを用いて構成した以上/以下回路の一例を示す。この ような回路は、比較動作による境界をおくのが望ましい アプリケーションに有用である。より詳細には、以上/ 以下回路において、上限および下限の両方を提供するこ とができる。図21の回路は、特定の4ビットデジタル 入力信号inが、4ビット下限in1 および4ビット 上限in2 間の値を有するかどうかを判定する比較を 10 実行する。信号 i nは、図11の比較回路のうちの第1 の比較回路の右枝と、図11の比較回路のうちの第2の 比較回路の左枝に印加される。下限ini は、紺も例 では1000バイナリの値を有し、第2の比較かいろの 右評価枝に印加される。上限in2 は、この例では1 100バイナリの値を有し、第1の比較回路の左評価枝 に印加される。

【0083】この図は、上限および下限に対する入力i nの関係に依存して発生するout1およびout2信 号の特定の値を示す評を含む。表の"≦1000"およ "1"値を有するかを決定するのに有用である。この例 20 び"≧1100"記載事項から、この回路は、限界と等 しいことを示すようには構成されていないこと、すなわ ち、限界は除外されていることが分かる。これは、

> "1"への両比較器の右評価枝のオフセット値の割り当 ておよび"0"への両比較器の左評価枝のオフセット値 の割り当てによる。限界は、オフセット値を反転するこ とにより含めることができる。

【0084】3つ以上の入力用の比較器

上記に説明した例の比較器は、2つの非相補信号を同時 に比較するように構成されている。好適には、この比較 器は、2つの入力信号の相対重みの早くて効率的な決定 を許す。また、図11の比較器は、2つ以上の入力を同 時に処理する広い範囲の様々な非相補比較回路を実行す るのに使用することができる。このような回路の例は、 図22乃至24に関して以下に説明される。

【0085】アレイ加算および比較回路

図22は、図11の基本的な比較回路の変形を用いて構 成されたアレイ加算および比較回路の一例を示す。この 回路は、可変抵抗R1 およびR2 に対応する左評価 枝のペアと、可変抵抗Rョ に対応する1つの右評価枝 とを含む。この回路は、2つの入力による加算動作を行 ない、次いでその結果を第3の入力と比較する。より詳 細には、各々が左評価枝のうちの1つに印加される2つ のnビット入力in1 およびin2 の合成された影 響が、右評価枝に印加された第3の入力in3 と直接 比較される。

【0086】可変抵抗R₁ , R₂ およびR₃ は各 々、前に説明されたように重み付けされたアレイを用い て実行することができ、それぞれ入力ini , in2 およびing の関数となる。入力ing およびi 50 n2 は、それぞれR1 およびR2 に対応する重み 付けされたアレイによりアナログ要素に変換される。こ れらのアナログ要素は、ノードlbotで互いに加算さ れ、アレイR3 による入力in3 の変換によってノ ードrbotで発生するアナログ要素と比較される。こ の比較結果は、ノードoutおよびoutnから与えら れる。図22の回路の入力および出力は、完全にデジタ ルである。入力in1 , in2 およびin3 のア ナログ要素への変換は、DTA変換の1タイプであり、 アナログ結果のデジタル携帯への再変換は、ATD変換 の1タイプである。これらは共に、図11に関して前に 10 説明されている。図11の回路と同様に、図22の回路 は、9ビットデジタル入力に対して1nsecの下でそ の合体されたDTAおよびATD動作を行なうことがで きる。

【0087】図23は、2つの5ピット入力in1 お よびin2 を加算し、次いでその結果を6ビット入力 ina と比較するための重み付けされたアレイを説明 する、図22の回路のより特殊な例を示す。重み付けさ れたアレイは、各々が、20 から24 または25 ま 6個のトランジスタと、2-1で示される幅を有する追 加のトランジスタとを用いて、前に説明されたように構 成される。2つの左評価枝のうちの第1の左評価枝にお ける重み付けされたアレイの追加のトランジスタM。。 は、図示のようにグラウンドに接続されたゲートを有す る。2つの左評価枝のうちの第2の左評価枝における重 み付けされたアレイのオフセットトランジスタは、of fset1+2 で示されるオフセット信号をそのゲー トに印加した。右評価枝における重み付けされたアレイ のオフセットトランジスタは、offseta で示さ 30 れるオフセット信号をそのゲートに印加した。2つのオ フセットトランジスタのうちの一方はイネーブルにされ るが、他方はディセーブルされ、それにより、前に説明 されたのと同じように、同等の結果の場合の予測可能な 出力が保証される。

【0088】図に示されるように、2つの5ビット入力 in1 blvin2 d, thth11010blv 01111であり、6ピット入力ins は10100 1であると仮定されたい。バイナリ加算により、2つの 変抵抗R3 と関連する重み付けされたアレイに印加さ れる入力ina と等しい。2つのサイドの同値は、2 $0 = 1 \mu m$ と仮定して、各サイドのイネーブルにされ たトランジスタの合計幅を加算することにより明らかで ある。可変抵抗R1 およびR2 と関連する重み付け されたアレイにおいて、トランジスタの合計幅は、R1 およびR₂ 間の合計41µmに対して、それぞれ2 6μmおよび15μmになる。可変抵抗R3 と関連す る重み付けされたアレイにおいて、合計幅は、41 µm る。

【0089】最も左の重み付けされたアレイにおける追 加のトランジスタMegは、両ノードlbotおよびr botの寄生ドレン容量は実質的に同一になることを保 証する。あるケースでは、対応する評価枝が、RAMセ ルと同等と思われるのを保証することが重要である。こ の追加のトランジスタは、図23においてグラウンドに 接続されたゲートを有するものとして示されているが、 他の実施例では、追加の信号情報、たとえばキャリー入 力を回路に持ち込むのに使用することができる。 図22 および23の回路は、RAMセルの一方のサイドの2以 上の数字を加算して、その結果にセルの他方のサイドの 2以上の数字と比較するように拡張することができる。 【0090】図24Aは、このような回路の一例を示 し、ここでは、3つの入力in1 , in2 およびi n3 は、3つの左評価枝に印加され、これらの3つの 入力の加算結果は、2つの右評価枝に印加される2つの 入力in4 およびin5 の加算結果と比較される。 評価枝と関連しているのは、各々が前に説明されたよう でデジタル的に重み付けされた幅を有する5個もしくは 20 にトランジスタの重み付けされたアレイとして実行でき る、対応する可変抵抗R1 , R2 , R3 , R4 およびR5 である。オフセット信号offset 1+2+3 およびoffset4+5 は、図示のよ うにRAMセルの両サイドの最も内側の枝に印加され

【0091】図24Bは、各々が、図22に関して説明 されたものと同様に構成されたアレイ加算および比較回 路の配置を使用して実行される加算回路を示す。図24 Bの加算回路は、図示のように配置された9つのアレイ 加算および比較回路を含み、2つの8ビット入力を加算 して、9ビットの結果を発生するように動作する。9つ のアレイ加算および比較回路は各々、RAMセルと、1 つの重み付けされたアレイを有する左入力枝と、2つの 重み付けされたアレイを有する右入力枝とを含み、図2 2に関して説明されたものと同じように動作する。 左入 力枝アレイは各々、9ピット入力を受け取る。各右入力 枝の2つのアレイは、8ビット入力のペアを受け取る。 より詳細には、各右入力枝の2つのアレイは、加算され るべき2つの8ビット信号in1 およびin2 のう 5ビット入力の和は、101001となり、これは、可 40 ちの1つを入力として受け取る。また、各右入力枝にお けるアレイの1つは、オフセット信号および信号のキャ リーも受け取る。

> 【0092】図24Bの加算回路は、図17に関して前 に説明されたものと同様なNツリー対Nツリーパイプラ イン化構造を用いて実行される。さらに、この加算回路 は、図25に関して以下に説明されるタイプのバイナリ サーチ方法を使用するが、図25のような有限状態マシ ン(FSM)よりむしろ追加のセルを含む。

【0093】図24Bのバイナリサーチ処理は、その9 となり、R1 およびR2 を合わせた合計と同じであ 50 ビット左枝入力として基準入力100000000を受 け取るアレイ加算および比較回路で始まる。これは、第 1のアレイ加算および比較回路と呼ばれる。次いで、i n1 および i n2 の和は、この基準入力と比較される。この比較が、我が基準入力より小さいことを示している場合は、出力 o 1 8 はローになる。バッファ 1 2 0 は、この出力ライン上に配置される。バッファは、残りの比較のための最上位ビットの大きなファンアウトを駆動するのに使用される。図示されていないが、同様のバッファを o 1 7 乃至 o 1 0 ノードに配置することができる

【0094】o18出力が決定されると、図において "a"で示されるように、その結果は、図示のように最 上位ビット位置にある残りのアレイ加算および比較回路 に印加される。第1のアレイ加算および比較回路は、ク ロック c k 1 および c k 2 を使用し、第2のアレイ加 算および比較回路は、クロックckg およびck4を 使用し、以下同様である。このパイプライン化構造に組 み込まれた追加の遅延、たとえばck1-2 およびc k3-4 は、バッファ120の遅延を説明するため に、ck1-2 およびck2-3 の代わりに、それ 20 ぞれ第1および第2のアレイ加算および比較回路のため に使用される。より高い数字名kを有する各クロック は、ck1 の対応するクロックエッジに対してk-1 遅延インクリメント△だけ遅延されたクロックエッジを 有する。したがって、ck3 およびck4 の間、次 の比較は、この時in1 およびin2 の和を9ビッ ト値a 10000000と比較する第2のアレイ加算お よび比較回路で評価される。ここで、上述の "a" は、 出力o18として第1のアレイ加算および比較回路で決 定される。o17出力は、第2の比較から決定され、図 30 において "b" で示される。この結果は、図示のように 第2の最上位ビット位置にある残りのアレイ加算および 比較回路に印加される。

【0095】同様に、第3のアレイ加算および比較回路は、in1 およびin2 の和を9ビット値ab1000000と比較する。出力o16に対応する結果は、図において"c"で示され、残りの9ビットワードの次の最上位ビット位置に置かれる。この処理は、各比較に対して、最後の比較が評価されるまで、"d",

"e",.. "h"で示される結果を形成するように継 40 続する。この和は、9ビットワード "abcdefgh および o 10"で与えられる。前に述べたように、この 技術は、Nツリー対Nツリーパイプライン化構造のタイプを使用し、前の段からのいくつかの結果は、上記に説明されたように複数の後段に送られる。

【0096】シリアル加算-バイナリサーチ(SA-BS)回路

図25は、図11の基本的な比較器の変形を用いて構成 されたシリアル加算-バイナリサーチ (SA-BS)回 路の一例を示す。この回路は、RAMセルと、2つの左 評価枝と、1つの右評価枝とを含む。2つの左評価枝は、それぞれれビット入力ini およびin2 を受け取る可変抵抗R1 およびR2 からなる。可変抵抗R1 およびR2 は各々、前に説明されたようにれ以上のトランジスタの重み付けされたアレイとして実行される。右評価枝は、トランジスタの重み付けされたアレイとして実行されるように図において示されている可変抵抗からなる。この重み付けされたアレイは、その入力として、有限状態マシン(FSM)130で発生する知10 られている基準値an-。 = an , a

n-1 , . . a。 を受け取る。図25の回路は、n ビット入力in1 およびin2の和を計算するように 構成される。

【0097】この例のFSM130は、図示のようにレ ジスタ132で基準値an-o =100...00を 初めに発生する。これは、バイナリサーチ処理の第1ス テップである。次いで、回路の左サイドの2つの重み付 けされたアレイを用いて実行される通り、この基準値と 入力in₁ およびin₂ の和の比較が行われる。回 路出力outnは、この比較結果を示すデジタル信号で あり、図に示されるようにFSMの入力に帰還される。 FSMは、この信号を用いて、バイナリサーチ処理にお いて次に半分に区分けされるべきなのは上部範囲か下部 範囲かを決定する。この決定が、上部範囲を区分けする ように行われた場合は、処理の次のステップの基準ワー ドは、110...00になる。決定が下部範囲を区分 けするように行われた場合は、処理の次のステップの基 準ワードは、010...00になる。したがって、バ イナリサーチ処理は、MSB内の初めの"1"を1ビッ ト位置だけ右にシフトし、次の基準値のMSBを、加算 結果が初期基準ワードより大きい場合は"1"と置き換 え、または加算結果が初期基準ワードより小さい場合は "O"と置き換える。 また、 MSBは、 キャリーアウト ビットとして役立つ。バイナリサーチ処理は、入力in 1 およびin2 の加算結果が基準ワードおよび何ら かのキャリーアウトビットで示されるまで継続する。

【0098】図26は、上記に説明されたシリアル加算ーバイナリサーチ動作を行うための1組のC言語プログラミング符号を示す。図25の回路を用いた加算動作を終了するクロックサイクルの時間は、n、すなわち、入力in1 およびin2 と基準ワードan-0 の各々におけるビット数である。

【0099】図25は、その入力としてオフセット信号を受け取る追加のトランジスタをその左サイドに含む。この例では、オフセットはVddに設定される。このようにオフセットを設定すると、回路の左サイドは、入力in1 およびin2 の加算結果がすなわち"タイ"の場合に基準値と実質的に同じになる場合における比較で常に"勝つ"ことが確実になる。

路の一例を示す。この回路は、RAMセルと、2つの左 50 【0100】上述のタイの場合の図25回路の動作の一

例は以下の通りである。バイナリサーチの最初のステッ プにおける入力і n1 およびі n2 の加算結果が、 初期基準値にも相当するちょうど100...00であ ると仮定されたい。前に説明されたオフセットは、回路 の左サイドがこの最初の比較に勝つことを保証する。そ して、基準値は110...00になり、その結果、回 路の右サイドは次の比較に勝つ。次いで、基準値は10 1... 00になり、回路の右サイドは、残りのすべて の比較時に勝ち続ける。最後の比較において、基準値は 100...01となる。したがって、右サイドは、基 10 準値が、2つの左サイドアレイを用いて実行された状態 の2つの入力の加算と同じである100...00のま ま勝つ。

27

【0101】図27は、各々が第1の入力信号Aの8ビ ットと第2の入力しんごうBの8ビットを受け取る4つ のより小さい8ビットSA-BS回路の直列相互接続で 形成される32ビット知りある加算ーバイナリサーチ (SA-BS) 回路の一例を示す。 最上部の8ピットS A-BS回路において、オフセット入力はVddに設定 路にそのオフセット入力として直列に送られる。同様 に、第2のSA-BS回路からのキャリーアウト-16 は、そのオフセット入力として第3のSA-BS回路に 送られ、第3のSA-BS回路からのキャリーアウトー 24は、そのオフセット入力として第4のSA-BS回 路に送られる。第4のSA-BS回路からのキャリーア ウトー32は、32ビット加算器のキャリーアウトビッ トとなる。

【0102】キャリーアウト-8は、評価に1クロック 遅延を費やすので、第2のSA-BS回路は、この結果 30 のためにさらなるクロック遅延を待たなければならな い。同様に,第3および第4のSA-BS回路は各々、 それぞれのキャリーアウト-16およびキャリーアウト -24入力のためにさらなるクロック遅延を待たなけれ ばならない。その結果、32ビット加算は、11クロッ ク遅延の合計時に終了する。キャリーアウトビットは、 典型的にキャリーアウトビットの決定前に最下位加算を 計算する従来のデジタル加算器と違って、決定される最 初のビットである。

【0103】アナログ加算回路

図28は、図25のSA-BS回路のアナログ変形を示 す。このアナログ加算回路は、回路の左評価サイドの第 1および第2の5ビット重み付けされたアレイと、回路 の右評価サイドの1つの6ビット重み付けされたアレイ とを含む。アレイは、左サイドアレイのための重み付け 20 乃至24 と、右サイドアレイのための重み付け 20 乃至25 とにしたがったサイズの幅を有する n チャンネルトランジスタからなる。回路の各サイドと関 連しているのは、一定電流を供給する対応する電流源Ⅰ

されていないが、実質的に図25の回路のように構成す ることができる。アナログ加算回路は、結合された第1 および第2の左サイド5ビットアレイを横切る電圧降下 を、デジタルサーチャー142により有限状態マシン (FSM) 140の制御の下に発生する所定の基準値の ために右サイドアレイを横切る電圧降下と比較する。F SMの入力は、回路の出力outで駆動される。決定 は、図25の回路に関して説明されたのと同じように行 なわれる。しかしながら、アナログ加算回路において、 一定電流が引き続いて流れるので、決定は、基準値の更 新時を除いて絶えず行なわれる。他の実施例では、電力 を節約するために、切換式電流源を用いることができ る。

【0104】加算-比較-選択(ACS)回路 図29は、本発明による非相補比較器を用いてより効率 的に実行することができる従来の加算-比較-選択(A CS)回路の構造を示す。図29の例におけるACS動 作は、異なる2組の入力により行なわれ、最も大きい組 の和は、後続の処理ブロックに送られる。このような動 され、そのキャリーアウトビットは,次のSA-BS回 20 作は、ビタビ符号化、最大見込み符号化等の通信信号処 理アプリケーションにおいて基本的なものである。 図2 9は、第1および第2の加算器150-1および150 -2と、減算器152と、マルチプレクサ154を含 む。入力in1 およびin2 は、第1の加算器15 0-1で加算され、入力ing およびin4 は、第 2の加算器150-2で加算される。2つの加算の結果 は、減算器152でそれらを減算することにより比較さ れ、減算の結果は、マルチプレクサ154に選択入力と して印加されて、加算結果のうちの1つを選択する。こ の従来方法は、回路面積および電力消費に関して役に立 たない。

> 【0105】図30は、図11の基本的な非相補比較器 の変形を用いて実行されるACS回路を示す。このAC S回路は、RAMセルと、各々が2つの並列か辺抵抗を 有する左サイドおよび右サイド評価枝と、マルチプレク サ160とを含む。 回路の左サイドは、 それぞれ n ビッ ト入力in1 およびin2 を受け取る可変抵抗R1 およびR2 を含み、回路の右サイドは、それぞれn ビット入力inョ およびin4 を受け取る可変抵抗 40 R3 およびR4 を含む。可変抵抗は各々、前に説明 されたように、重み付けされたアレイを用いて実行され る。左サイド可変抵抗R2 は、オフセット入力として 信号offset1+2 を受け取り、右サイド可変抵 抗R3 は、オフセット入力として信号offset 3+4 を受け取る。また、入力in1 , in2 , ing およびing は、マルチプレクサ160に入 力として印加され、回路の出力は、マルチプレクサ16 0に選択信号として印加される。

【0106】動作時、入力の両ペアin1 , in2 である。オフセットおよびキャリーアウトデバイスは示 50 およびinョ ,in4 は、共に同時に加算され、一

方のペアの加算結果は、他方のペアの加算結果と比較される。比較結果は、マルチプレクサの出力に通過させるためのペアのうちの特定のペアを選択するのに用いられる出力信号のutとなる。図30の回路は、マルチプレクサで選択されて通過させられる2つの入力の和を計算しないことに注目されたい。その代わりとして、選択信号は、in1 およびin2 、またはin3,およびin4 の両方を通過させるのに使用される。これは、多くのアプリケーションにおいては、図31に関してより詳細に説明されるように、図30に示されるタイプの 10 複数のACS回路からなる層状構成の終わりで一度だけ加算を行なうのに適しているためである。

【0107】図31は、8つの異なる入力ペアを比較するように構成された上述の層状構成の一例を示す。第1の層170-1は4つのACS回路からなり、第2の層170-2は2つのACS回路からなり、そして第3の層170-3は1つのACS回路からなる。加算器172は、第3の層170-3の1つのACS回路で選択された特定の入力ペアにおける2つの入力の和を計算するために含まれる。この構成では、8つの入力ペアは全て、実際の加算動作を行なうことなく比較される。より詳細には、一層からの勝利ペアは、最後の勝利ペアが確認されるまで後続の層において互いに比較され、次いで、加算が、最後の勝利ペアの入力についてのみ行なわれる。図30の回路が基礎をおく非相補比較器は、この特に効率的なACS構成を考慮に入れている。

【0108】図32は、一例のACS回路のために本発明に帰因する性能改善を示すシミュレーション結果の図表を示す。マイクロワット(μW)の電力必要条件、トランジスタ数およびピコ秒の遅延が、従来の図29AC 30 S回路および(図において"シーソー"で示される)本発明の図30ACS回路に関して比較される。

【0109】このシミュレーションは、1.5Vの電源 Vddと200MHzの動作周波数を伴う0.16μm CMOS技術を用いて行なわれた。遅延は、105°C の周囲温度で測定され、電力は0°Cおよび高いVdd で測定された。図29の従来のACS回路は、加算器および減算器エレメントのリップルーキャリーデザインを用いるように仮定された。図32の表から分かるように、図30のACS回路は、選択動作のための電力およびトランジスタ数の少ないコスト増加で、従来の図29のACS回路に対して、加算および比較動作に必要とされる電力(×20ゲインファクタ)、トランジスタ数(×95ゲインファクタ)および遅延(×2.17ゲインファクタ)に関するかなりの節約になった。

【0110】結合メモリセル比較器

図33および34は、本発明による結合メモリセル比較 器の例を示す。これらの比較器は、図11の基本的な比 較器のことなる組み合わせを用いて形成される。

【0111】図33は、図示のように並列に接続された 50 ここでは、電流源 I は、各々が、図示のように配置され

図11の比較器のペアを含む。この回路は、構成されたように、入力in2 およびin3 の和を入力in1 およびin4 の和と比較する。図33の上部線は、オープンにすることができ、この場合、回路は、in1 をin2 +in3 と比較し、次いで、in2+in3 とin4 の第2の比較を行なう。

【0112】図34は、図33と同様に構成されているが、図示のように第1および第2の図11比較器に接続された第3の図11比較器を含む。この実施例において、R2 およびR3 で示される入力枝は各々、ここで前に説明されるタイプの複数の重み付けされたアレイを含むことができる。図34の回路は、入力in2 およびin3 の和を、入力in1 およびin5 の和、および入力in4 およびin6 の和と比較する

【0113】当業者は、他の結合メモリセル比較器を、図11に関して説明されたタイプの複数の相互接続された比較器を用いて発生させることができることが分かる。たとえば、上記に引用した米国特計第6,191,20623号屋米国特計出願第09/162,852号に開示されているような多入力比較器技術をここで説明されている比較器と共に用いて、3つ以上の入力を有する広い範囲の様々な異なる比較器を構成することができる。【0114】マスク機能付き比較器

図35は、図11の基本的な比較器の変形を用いて構成 された、マスク機能付き比較回路の一例を示す。この回 路では、マスクビットは、左および右入力枝と関連する 重み付けされたアレイに印加される。この例では、重み 付けされたアレイは各々、32マスクビットと32入力 ビットを受け取る。より詳細には、左サイドの重み付け されたアレイは、入力ビット0,1,...31の形で 入力信号を受け取り、右サイドの重み付けされたアレイ は、図示のように、サーチビット0、1、...31の 形で入力信号を受け取る。マスクビットは、重み付けさ れたアレイの上部トランジスタのゲートに印加され、入 力およびサーチビットは、それぞれ左および右アレイの 下部トランジスタに印加される。左および右アレイのト ランジスタは、図示のように、2-1 重み付けを有する 左アレイのオフセットトランジスタを除いて、一定の2 40 0 重み付けでデジタル的に重み付けされる。左アレイ のオフセットトランジスタは、図に示されるようにVd dに接続されたゲートを有する。

【0115】動作時、図35の回路は、入力ビットとサーチビットの比較を実行し、特定のビットは、印加されたマスクビットにしたがってマスクされる、すなわち、比較から除外される。

【0116】他の比較器構成

図36は、本発明による比較器の他の例を示す。この回路は、クロックされずかつ"積み重ねた"構成であり、ここでは、野帝原工は、名々が、図示のトンに副署され

た可変抵抗R1 およびR2 を有する左および右評価 枝に印加される。入力in1 およびin2 は、それ ぞれ、左および右枝の両方における可変抵抗R1 およ びR2 に印加される。次いで、その結果生じる出力信 号outおよびoutnは、図示のように、差動アンプ 180に印加される。可変抵抗は、前に説明されたよう に重み付けされたアレイを用いて実行することができ る。各枝における上部抵抗のためのアレイは、nチャン ネルトランジスタを用いて形成されると、この例の回路 に関して仮定される。各枝における上部抵抗のためのア 10 力から分離される、アナログセンスアンプを示す。 レイが代わりにpチャンネルトランジスタを用いて形成

【0117】ここで説明された本発明の特定の実施例 は、単なる例示的なもののつもりである。たとえば、前 に述べたように、異なるデバイスタイプやトランジスタ 技術を他の実施例で使用することができる。さらに、こ こで説明された基本的な比較器は、他の構成で実行する ことができ、また、ここで特に説明されたもの以外の高 水準回路アプリケーションで使用することができる。他 にあり得る他の構成は、評価エレメントが、入力枝と関 20 連する可変パラメータをサンプリングするサンプリング 回路の形になっており、その結果、サンプルが、印加さ れた入力の関係に関してそれから情報を抽出するように 後で処理される、回路である。

されている場合は、入力は反転されるべきである。

【0118】また、本発明の比較回路は、追加の回路構 成要素または他の処理もしくはメモリエレメントを含む かまたは含まない集積回路の形で実行することができ る。また、上記により詳細に説明されたように、本発明 は、実施例に関して説明された可変抵抗以外の可変パラ メータ、たとえば可変電流または可変電圧で動作するこ 30 とができる。さらに、本発明は、非相補入力信号ばかり でなく相補入力信号にも適用可能である。請求項の範囲 内のこれらおよび多くの他の実施例は、当業者に容易に 明らかになる。

【図面の簡単な説明】

【図1】 コモンモード電圧に基づくアナログ相補電圧を 示す図である。

【図2】2Aおよび2Bは、従来のアナログ差動アンプ を示す。

【図3】3Aおよび3Bは、従来のアナログセンスアン 40 プを示す。

【図4】4Aおよび4Bは、従来のデジタルセンスアン プを示す。

【図5】5A,5Bおよび5Cは、従来の相補構造の、 従来のスタティックCMOSゲートへの改良を示す。

【図6】6A、6Bおよび6Cは、従来のORゲート の、従来の疑似NMOSおよびドミノゲート構造への改 良を示す。

【図7】7A、7Bおよび7Cは、従来のロジックゲー トの相補性を示す。

32

【図8】 アンプ出力が評価後評価枝から分離される、本 発明によるアナログセンスアンプを示す。

【図9】図8のアナログセンスアンプのタイミング図で

【図10A】 RAMセルが本発明にしたがってアンプ出 力から分離される、アナログセンスアンプを示す。

【図10B】RAMセルが本発明にしたがってアンプ出 力から分離される、アナログセンスアンプを示す。

【図10C】RAMセルが本発明にしたがってアンプ出

【図10D】RAMセルが本発明にしたがってアンプ出 力から分離される、アナログセンスアンプを示す。

【図11】本発明による2入力非相補比較器の一実施例 を示す。

【図12】図11の非相補比較器のタイミング図であ

【図13】図11の非相補比較器の簡略図である。

【図14】図11の比較器の評価枝を実行するために重 み付けされたアレイを使用できる方法を示す図である。

【図15】図14の重み付けされたアレイのうちの所定 の1つをにオフセットを加えることができる方法を示す 図である。

【図16】本発明による比較器における重み付けされた アレイの区分けおよびパイプライン化を示す図である。

【図17】本発明によるNツリー対Nツリーパイプライ ン化構造を有する比較器を示す。

【図18】本発明によるNツリー対Pツリーパイプライ ン化構造を有する比較器を示す。

【図19】本発明による多数決回路を示す。

【図20】本発明によるアナログコモンモード比較器を 示す。

【図21】本発明による以上/以下回路を示す。

【図22】本発明によるアレイ加算および比較回路を示 す。

【図23】 重み付けされたアレイが図22の比較器の実 施例で使用される方法を示す図である。

【図24A】本発明による他のアレイ加算および比較回 路を示す。

【図248】 アレイ加算および比較回路の配置を使用す るのに実行される加算回路を示す。

【図25】本発明によるシリアル加算-バイナリサーチ (SA-BS) 回路を示す。

【図26】図25の回路のSA-BS動作のC言語符号 例を示す。

【図27】本発明による32ビット加算回路を示す。

【図28】本発明によるアナログ加算回路を示す。

【図29】従来の加算-比較-選択 (ACS) 回路を示

【図30】本発明による非相補比較器を用いて実行され **50** たACS回路を示す。

【図31】図30に示されるタイプのACS回路から形成されたACS構成を示す。

【図32】図29の従来のACS回路に対する図30のACS回路の利点を示すシミュレーション結果の図表である。


【図33】本発明による結合メモリセル比較器を示す。

【図34】本発明による結合メモリセル比較器を示す。 【図35】本発明によるマスク機能を有する比較回路を 示す。


34

【図36】本発明による非相補比較器の積み重ね実行を示す図である。

【図1】




【図2】




【図3】


従来技術




【図4】




【図5】





【図6】



【図7】









【図16】


【図26】




【図17】





【図18】





【図21】














【図25】



【図28】




【図30】




【図32】

	電力 (湖)		トランジスタ数		遅延 (pSIC)	
	加算比較	選択	加算比较	選択	加算比較	選択
從来	2000	200	5215	58	1120	200
シーソー	100	300	55	108	516	173
ゲインファクター	X20	X0.65	X95	X0.54	12.17	X1.15


【図31】



【図34】



【図35】



フロントページの続き

Fターム(参考) 5J039 DA08 DB05 DC00 KK00 KK18 MM03 MM04 NN00